CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 搜索资源 - max PLUS

搜索资源列表

  1. balu

    0下载:
  2. 抢答器实验报告,课程设计,毕业设计,MAX+PLUS-Responder lab reports, curriculum design, graduate design, MAX+ PLUS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:250594
    • 提供者:xuefj
  1. MaxPPlus-II

    0下载:
  2. maxplusII教程 Max+Plus II 简易用户使 用入门指南-maxplusII teaching material Simple user use portal guide
  3. 所属分类:Other systems

    • 发布日期:2017-04-06
    • 文件大小:233856
    • 提供者:sherry
  1. electronic-lock-and-VHDL-design

    0下载:
  2. 基于Max+Plus II和VHDL的电子密码锁设计-Based on Max+ Plus II electronic lock and VHDL design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:626
    • 提供者:于春秀
  1. matrix-converter

    0下载:
  2. Implementaion of Current Commutation Strategies of Matrix Converters in FPGA and Simulations Using Max+Plus-Implementaion of Current Commutation Strategies of Matrix Converters in FPGA and Simulations Using Max+PlusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:412089
    • 提供者:belghith
  1. MAXPPLUS-II

    0下载:
  2. 这是一个有关使用MAX+PLUS II原理图输入设计方法进行FPGA设计的教程,便于快速入门。-This is about using the MAX+ PLUS II schematic design methodology for FPGA design tutorials, easy Quick Start.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:799860
    • 提供者:王红卫
  1. Four-adder-of-subtracter

    0下载:
  2. 在max+plus II 的环境下设计4位全加器数字电路 使用vhdl语言,进行设计数字电路的RTL级电路 -Four full adder digital circuit design environment, max+ plus II RTL-level circuit, digital circuit design using vhdl language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:566987
    • 提供者:东方不败
  1. vhdl-hardware-implementation

    0下载:
  2. 本书主要介绍了VHDL的基础知识和硬件实现技术。全书由三部分组成:第一部分介绍了VHDL语法和程序结构,第二部分介绍MAx+plus II仿真软件的使用方法和数字逻辑电路的VHDL程序设计实例,第三部分介绍了硬件实现和硬件设计技巧。读者可以通过本书初步学会VHDL的使用,并对硬件实现中的关键技术问题有所理解和认识,快速掌握VHDL及其应用,并初步掌握硬件实现的关键技术。-This book introduces the VHDL basics and hardware implementatio
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:15122801
    • 提供者:东方不败
  1. FPGA

    1下载:
  2. FPGA交通灯说明: 1. 本程序使用VHDL加原理图方式设计而成。 2. 实验时,使用Quartus II软件完成了工程管理与下载验证,使用max+plus II软件进行了功能仿真。 3. 由于实验当时对原理图文件缺乏足够的认识,导致原原理图以及仿真输出文件已经丢失。现在的工程 RTL视图以及仿真输出波形均是在Quartus II软件下得到的。-FPGA traffic lights shows:1procedures for the use of the VHDL sch
  3. 所属分类:VHDL编程

    • 发布日期:2018-04-18
    • 文件大小:455885
    • 提供者:WangQunfeng
  1. eda6

    0下载:
  2. 以Altera公司的MAX+plus II为工具软件,采用Verilog HDL文本输入设计法设计8位二进制加减计数器,生成元件符号-Altera s MAX+plus II tools software, using Verilog HDL text input method to design8 binary addition and subtraction counter, generating element symbol
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:34826
    • 提供者:王宇
  1. verilog_hdl

    0下载:
  2. You can now read the brochure in the Quartus II. Altera ® the Quartus ® II design software is suitable for The most comprehensive single-chip programmable system (SOPC) design environment. If you have previously used MAX + PLUS ® II s
  3. 所属分类:Other systems

    • 发布日期:2017-04-09
    • 文件大小:1344286
    • 提供者:任耀庭
  1. Taximeter

    0下载:
  2. 采用VHDL编写出租车计费器系统程序,采用MAX+PLUSⅡ软件作为开发平台,进行了程序仿真,验证设计 实现了出租车计价器的相关功能。-Several current problemsarediscussedandonekindof designscheme for themultifunctional taximeter basedonPIC16F877isprovided. It realizesthenormal pricing. Still it hasthefunctionof
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:388260
    • 提供者:Ruirui
  1. VHDL

    0下载:
  2. 本设计中选用目前应用较广泛的VHDL硬件电路描述语言,实现对路口交通灯系统的控制器的硬件电路描述,在Altera公司的EDA软件平台MAX+PLUSⅡ环境下通过了编译、仿真,并下载到CPLD器件上进行编程制作,实现了交通灯系统的控制过程。-And select and use Descr iption Language applying broader VHDL hardware circuit at present in capital being designed, the hardware
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:265860
    • 提供者:陈金峰
  1. verilog

    0下载:
  2. Verilog 中文教學 1.簡介 2. Verilog 的模型 3. Verilog 的架構 4. MAX+plus II 的 環境 5. 基本資料型態 6. 輸出入埠的宣告 7. 邏輯閘階層模型的敘述 8. 資料流模型的敘述 9. 行為模型的敘述 10. 編譯命令 11. 循序邏輯電路範例
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:599913
    • 提供者:bill
  1. askfsk

    0下载:
  2. 通信原理ask、fsk仿真流程,采用max+plus实现-Communication theory ask, FSK simulation processes using max+plus achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:298875
    • 提供者:lpx_matlab
  1. MaxPlusII

    0下载:
  2. Max+Plus II 简易用户使用入门指南,适合于初学者。-Max+Plus II
  3. 所属分类:Windows Develop

    • 发布日期:2017-04-06
    • 文件大小:236164
    • 提供者:痴心绝对
  1. accumulator

    0下载:
  2. accumulator max plus
  3. 所属分类:Other systems

    • 发布日期:2017-11-13
    • 文件大小:5235
    • 提供者:rls1324
  1. address_register

    0下载:
  2. address register max plus
  3. 所属分类:Other systems

    • 发布日期:2017-12-10
    • 文件大小:3220
    • 提供者:rls1324
  1. data_register

    0下载:
  2. data register max plus
  3. 所属分类:Other systems

    • 发布日期:2017-12-08
    • 文件大小:5120
    • 提供者:rls1324
  1. instruction_register

    0下载:
  2. instruction register max plus
  3. 所属分类:Other systems

    • 发布日期:2017-12-05
    • 文件大小:5291
    • 提供者:rls1324
  1. program_counter

    0下载:
  2. program counter max plus
  3. 所属分类:Other systems

    • 发布日期:2017-11-24
    • 文件大小:4446
    • 提供者:rls1324
« 1 2 3 4 5 67 8 »
搜珍网 www.dssz.com